新产品开发时,通常都会透过所谓的「试产(Trial run)」来取得原型样机(Prototype) ,一方面是为了让研发者可以拿样机来作进一步的验证测试,另一方面也可以让制造工厂尽早瞭解这个新产品的制程,并即时准备量产事宜,各单位也可以就样机的测试结果提出一些相关的建议。
一般来说,制造端必须提出一些 DFM (Design For Manufacturing)与制造生产相关的意见,免得设计者高高兴兴地把产品功能及外观设计得非常完美,但制造工厂却生产不出来的窘境,当然还有许多其他有关单位都会提出相关意见,比如说设计品管部门(DQ)会提出这项产品功能验证测试的结果,市场维修也会反馈那些地方不利维修之类的问题。
建议延伸阅读:为什么新产品需要试产?可以从试产得到什么?
在新产品开发的程序上一般会有三个试产的验证(verification)阶段,每个阶段都可以再细分好几次,比如说 EVT1, EVT2,…,或是直接跳过,原则上试产需要与否应视实际需求来决定,还有~不要为了试产而试产,试产一定要有目的或必须性,否则产品试产既浪费金钱也浪费时间,因为每次的试产都要有研发及制造相关的工程师在场支援(on-site support),如果是自己的工厂还好,如果试产是在代工厂,那就真的很麻烦。
下面是新产品试产的三个阶段EVT、DVT、PVT的相关说明与解释,有些公司可能不是使用这个名词,但精神上大同小异:
EVT : Engineering Verification Test (工程验证测试阶段)
一般在EVT阶段所生产出来的样机只有组装电路板(PCBA),而且是那种很大一片的板子,我们通常称之为【Big Board】,研发工程师通常会先把他想要验证的想法或是无法决定的设计摆在这种板子上面。所以这种设计通常是硬体电路的工程验证(verification)、除错(debug)之用而已,你可能很难想像这种电路板日后会成为轻巧的手机或是产品。
大体来说,如果所研发的产品属于全新的平台,第一次刚设计出来时,问题一定很多,有时候甚至只会是实验性质,研发工程师可能都还没个底,到底要採取哪种可行的设计方案?所以有可能会有好几次的EVT试产,得视研发状况而定,重点是要有足够的时间及样品好让研发工程师可以验证其想法。有一点要提醒的,每次的样品试产都是一笔不小的费用,能用一次EVT就解决的话就不要做第两次EVT。
关于发想验证的部份,有人提出POC(Proof Of Concept)的观念,这个好像比较常用在软体开发上,但是硬体开发也可以适用,对于全新产品希望可以在开始投入大量人力做研发前先把理论可行性给釐清,确认理论正确了,才让大部队跟着往前冲。
POC可以放在EVT之前或专案开发之前,有兴趣的朋友可以参考这篇文章:新产品开发阶段,什么是POC?与EVT/DVT/PVT有何关系?
如果设计是属于修改既有产品的设计,那就会比较简单,因为不会有太多的新技术,也就不需要太多的EVT试产,有时候甚至会直接跳过EVT而进入下个阶段。
EVT 的重点:所有可能的设计问题都必须被提出来一一修正, 所以重点在考虑设计的可行性,并检查是否有任何规格被遗漏了。
DVT: Design Verification Test (设计验证测试阶段)
这是研发的第二阶段,所有设计的发想应该都已经完成。这个时候会把机构的外壳加上来,另外印刷电路板(PCB)也要达到实际的尺寸大小,这样才可以把电路板整个放到机构壳中。
这个阶段的机构外壳可能一开始只拿一块大的树脂用雷射雕刻所制作出来的样品(mockup),或是用软模具所生产出来的产品而已,技术进步后,现在应该有机会用3D列印机来成型,目的是希望在正式模具发包量产前,用来验证机构外壳的设计是否符合需求,因为真正的模具费用很贵,所以要先验证没有问题了才能正式开模。
DVT阶段要验证整机的功能,重点是把设计及制造的问题找出来,以确保所有的设计都符合规格,而且可以量产。
PVT: Production Verification Test(生产验证测试阶段)
在进入PVT阶段前,所有关于产品设计的验证工作应该都要全部完成,也就是说,所有设计上的验证都必须告一段落,原则上不可以再有设计上的大变更,当然后续市场或是量产后的设计变更不在此限。
这个阶段试产的目的是要做制造工厂大量生产(Mass Production)前的制造流程测试,所以必须要生产一定数量的产品,所有的零件都应该要求供应商使用正式模具或是量产工具所生产出来,不可以再使用EVT或DVT的手工样品,而且生产线上所有的生产程序也都要符合制造厂的标准量产程序,也就是必须要有整条生产线的流程,不能再是走走停停的生产。
另外,还要计算所有的治工具、测试治具及生产设备数量是否可以符合大量产后的产能(capacity)。
不过在新产品的开发过程中可不是只有「试产」喔!在整个新产品的开发週期里其实包含了从提案、市调、研发、试卖、量产、持续改善、终产等好几个阶段,试产只是研发阶段的细项,因为需要比较多人参与,所以才会比较受到重视。
相关阅读:
简介产品生命週期(PLC) I
简介产品生命週期(PLC) II
后记:
另外,试产的名称各家命名也各有不同,有人会用SR/ER/PR,有人用C0~C6,也有人用最简单的A-Run/B-Run/C-Run…等,不过大体上观念是一样的,执行的步骤及方法也都雷同。
延伸阅读:
测试工程师(Testing Engineer)在公司的角色
电子制造工厂如何产出一片组装电路板(PCBA)
给初学者:BOM表与ECO、ECN、ECR的关系
新产品开发会议中的经常听到CMF是什么意思?
给初学者:SKU(死鸡屋,Stock Keeping Unit)生产什么
介绍NPI(New Product Introduction)在公司的角色与职责
贊助商广告
![恩莱特科技 恩莱特科技](http://m.letratesoro.com/temp/Web-banner-202301.gif)
![承测科技 承测科技](http://m.letratesoro.com/temp/Cheetah20211027_152205.gif)
![PCBONLINE PCBONLINE,一站式电子制造](http://m.letratesoro.com/temp/PCBA-PCBONLINE20240118.png)
PayPal
欧付宝
![贊助188金宝搏苹果下载](https://payment.opay.tw/Content/themes/WebStyle201404/images/allpay.png)
Hi,
我在工作实践中确实发现,不同的公司可能模煳了EVT、DVT等内容的边界,看到你这个帖子的时间很早了,但还是想要问一下,很多公司非常想要拉长EVT的时间,在阶段准出时甚至于要求完成度达到→含白身外观;但又有部分公司只在EVT阶段仅完成主要功能块的稳定运行就准出了,其将主要模块的combo放在了DVT阶段;188金宝搏苹果下载 是否可以讲讲,即使截止到距离发文已经如此久之后,当下所遇见的大部分的分段形式?多谢~
Reply
Ted,
这其实没有什么好解释的。定义是死的,人是唯一的变数,人家想要这么做,你也管不了。
Reply
熊大您好:
这篇文章讲解地非常清楚,受教了。谢谢您。
有一个小小的地方是文中最后一个图中的beta impalement(试卖)那个地方,impalement和implement应该是两个完全截然不同的概念才对。然后我想此处您想表达的一定是implement不会有错,分享给您。
谢谢:)
Reply
Joy,已订正。
Reply
错字放了十几年都没有人看到?
但是硬体开法也可以试用,对于全新产品希望可以在开始投入大量人力做研发前先把理论给釐清,确认理论正确了,才让大部对往前冲。
但是硬体开(发)也可以试用,对于全新产品希望可以在开始投入大量人力做研发前先把理论给釐清,确认理论正确了,才让大部(队)往前冲。
Reply
请问我有看过MP但我没看过PB PB是?
Reply
Gary,
不晓得你说的PB是什么,建议要有完整的英文。
Reply
Hi 雄大
您好~想跟您请教,如果DVT阶段因为试产数量大约100~200ea左右,都无发现问题,但是到PVT时数量约1000~2000ea开始发现设计上议题,但反馈给客户,客户认为DVT无反应过,认为是制程可改善问题,但对于工厂来说会增加额外成本及工时,这部分有无建议DVT→PVT阶段该如何确认
Reply
Sunny,
理想状况是你可以列出来从DVT到PVT有过什么设计或材料变更,说明这些变更造成了良率损失,再者可以列出当时的不良率与放量后的不良率是否相当,然后据理力争。
你也可以试着从良率的损失并证明是设计问题来要求客户付钱
事实上我见过的结果,最后都是代工厂吞下去,除非你们不想接生意,但是该讲得还是要讲,有讲有机会,没讲就什么都没有。
Reply
想请问carrier build 指的是什么
Reply
name,
没听过这个名词。看看是不是有前后文?
Reply
Hi 熊大大
请问PCB零件45度置件问题!
这对SMT设备是否有影响,45度置件良率是否有这方面的讯息!
Reply
对不起,个人不瞭解「PCB零件45度置件」,需要进一步的资讯才能判断问题。
Reply
Hi 熊大
请教
产品上有QFN50P~150P Layout,钢板开法是否要注意,其中Ground 的开法锡量不可太多,零件容易浮高,造成pin脚open,若双面制程都有QFN150P Layout,请问你们的作法是?
Reply
接地的部份我们会将钢板开成格子状,也就是多个「田」字,这样也可以降低气泡的形成。
QFN150 pin 的确是有可能掉落,可以考虑点红胶于零件的角落处来加强附着力。
比较好的方法还是建议可以更改为同一面比较好。
Reply
Hi 熊大
上面的我都有衡量过,我是想问你们是否有做过PCB表面温度量测,零件含R,C,L,SOT23,323,89晶体类,diode类,T0252,SOIC,TOP面 BOT面温度差异,和BGA TOP面 BOT面温度差异
Reply
在正常的情况下,我们是不会量测板子的上下面的温度差异的,而且一般的量测也都是重点部位而已,如BGA,即使是阴阳板,我们也可以把它视作是一片较大的板子来处里,几乎不会量测R,C,L,SOT203这种小零件,因为他们的温度不太会受到shadow的影响。而且既使有零件掉落,也有方法可以解决。
Reply
Hi 熊大
阴阳板双面制程问题请教:
Reflow双面制程,上下(TOP面 & BOT面)阶有零件含R,C,L,SOT23,323,89晶体类,diode类,T0252,SOIC,BGA,以9区迴焊炉(热风式循环)马鞍型曲线设定,TOP面&BOT面零件R,C,L,SOT23,323,89晶体类,diode类,T0252,SOIC在熔锡区温度有3~6度温差,则BGA内部 TOP面&BOT面有8~12度的温差,所以BGA双面制程是OK的,但QFN 56P~128P在BOT面,Reflow有可能掉落,我的印象是这样.不知是否有误差
Reply
会有零件掉落问题时可以考虑:
1. 调整上下温区,让上温区比下温区稍微高一点点。
2. 採用点胶作业,也就是在有掉落风险的零件上点红胶来增加固定。
3. 採用过炉托板(reflow carrier)来支撑有掉落风险的零件。
一般来说,我们的QFN不会有掉落的风险。
Reply
熊大:
请教目前SMT设备品牌,在于SMT设备流线中轨道宽约5mm,PCB Layout也因此需设置板边上下5mm禁置区,此范围内不可有Layout PAD,据我所知设备有FUJI,SANYO,UNIVERSAL,Samsung,JUKI.
请问还有那些机器
Reply
其实你大概已经列出了大部分的厂牌了。
我只知道还有Panasonic的机器,你没有列到,其它的我就不清楚了。
Reply
熊大:
请问你有使用过 GC-POWER STATION(GC-CAM),这套软体业界使用评价如何
Reply
steven;
对不起,我没有用过耶!
Reply
PVT 的内文第一句,有个字怪怪的0.0…应改? 应该?
Reply
js kan;
改过来了,谢谢您的通知让文章更有可读性。
Reply
我司是Cable modem R&D,PCB表面处理 PAD 化金1u ,在SMT单面制程比较保险,但双面制程表面处理 PAD 化金2~3u,可避免Ni氧化,这样说合理是吗?
2. 或许可能问题在于Ni吧,Ni是让浸金附着在表面,形成化金,但奇怪,金不是抗氧化吗?
板厂不会说实话,只能从SMT去验证它说,同事说太薄Ni就会浮出来了,Ni 100u以下才算薄吗?
3. 白蓉生研究报告内指出:故镍层会造成高频讯号
(Signal)能量方面的损失(Signal Loss),不可不事先考虑。若必须镀镍
时其厚度也应低于2.5m m(100m in),以减少功能方面的异常,
(我司CB产品对讯号很敏感)
4.大陆板厂最近要求化金降至2u,成本考量,我不理会,坚持3u吗?
5. 白蓉生研究报告内指出阻隔效应(Barrier Effect)
电镀镍或化学镍,对金与铜之间的迁移(Migration)或扩散
(Diffusion)都具有阻绝效应,后者尤佳。当板子处于高温环境中时,金与
铜的『相互往来』将会增快。以板边金手指而言,其『接触电阻』(Contact
Resistance)的品质对整体功能颇具举足轻重的地位,一旦金层遭铜侵入,整
体功能自然受损。下表2即为各种镍层厚度经1000小时高温考验后,其接触电
阻值劣化的对照数据。
G/F中镍厚度65℃中之接触性125℃中之接触性200℃中之接触性
0.0mm 100% 40% 0%
0.5mm 100% 90% 5%
2.0mm 100% 100% 10%
4.0mm 100% 100% 60%
由表2之实验数据可知,低温环境中铜与金之间的迁移并不会造成『接触
电阻』的障碍,甚至无镍层的存在也不致发生太大的麻烦。常用的大哥大手机
与唿叫器等,其化镍厚度只需80m in即已足够达到阻隔效应。现实中一般规格
对镍厚都要求在150m in以上,似嫌稍苛。(这个帮我解惑一下)
以上感谢…
Reply
1. 我司的ENIG只要求2μ in的金层,可以过双面reflow。
2. 金的确是可以抗氧化,但是金层太薄就无法有效的保护其底下的镍层氧化。
3. 镍层的厚度是否会影响signal我没有研究,所以无法comment。
4. 就如同第1项所说的,我司的ENIG只要求2μ in的金层,你可以先尝试一个板号看看。
5. 我们公司的板子也是要求1502μ in的镍层厚度,目前的信赖度都还可以。电子迁移的确存在金与铜之间,但速度非常缓慢,当然,如果你的产品会在高温或高湿的环境下使用,电子迁徙将可能加剧,如果只是cable modem,使用上5年就已经很久了,应该没有太大的问题。
Reply
请教熊大PCB化金制程
1.化金制程厚度 : 金手指(镀金接点)和3~5μm,化学镍(Ni)120~150μ in(假设130μm) , 化学金PAD 1μ in.次厚度可行吗
2.此参数在SMT生产,品质是否稳定.
3.另黑垫产生有可能是在那一个环节.
Reply
Steven;
如果我猜的没错,你的板子应该是ENIG的finished。所以下面就针对ENIG来讨论。
金层的厚度只有3~5μ in是没有办法作成一般摩擦式的金手指。如果仅仅是一般按键的金手指就无所谓。至于金层的厚度只剩下1μ in会不会有何影响,基本上要先瞭解金层在这里做何用途?就一般的使用情况下,金层都是用来隔绝空气以避免其底下的镍层氧化(就ENIG),所以金层越薄其防氧化的能力就越差,一般我们会定义最好要有1μ in的厚度,如果较薄的金层使用在焊锡处,只要在镍还没氧化前尽快用掉就没事了,因为「金」会溶解在焊锡中,如果是用在类似按键这种金手指地方,金层下面的镍就会随着时间慢慢浮上来,到最后氧化形成黑点造成接触不良,越薄的金层就越严重。
至于黑垫或黑铅与金层无关,它最主要是IMC下面的富磷层(P-rich)造成的,但就如同上面所言,金层越薄,镍就越可能氧化造成焊锡不良。
以上为个人意见。
Reply
很受用,谢谢.
Reply
每个公司的作法或许有些不同。
有问题的话欢迎讨论喔!
Reply