前一篇文章我们谈到如何量测电路板的表面绝缘电阻(SIR)，在经过实际测试后，发现如果锡膏的SIR值表现越好，则其锡膏的爬锡能力就会越差，另外也较有机会造成空焊、假焊(Non-wetting)等缺点。
下面有两张照片，一片为SIR值比较高的板子，很明显的可看出有露铜的现象；另外一片板子的SIR值虽然比较差，但吃锡效果就很好，可以明显地见到有助焊剂残留在板子上的痕迹。
因所实验的SIR测试板皆为裸铜板，没有做任何的表面处理，所以爬锡效果会比较差，但这正好可以拿来判断锡膏助焊剂的清洁能力，清洁能力好的锡膏爬锡效果会比较好，不过相对的SIR值也比较差。
如果想使用高SIR值的锡膏又想得到好的吃锡效果，则可以参考下面的方法：
-
使用氮气(N2)回流焊，增加回焊的能力。
-
使用镀全锡板。
-
预先清洁电路板的表面。
(↓经过168小时的高温高湿环境实验后，此锡膏的最低SIR还可达到500,000,000 ohms，取LOG10为108.70，但是可以看到焊锡的边上还有未吃锡的露铜，表示其吃锡状况比较差) 
(↓经过168小时的高温高湿环境实验后，此锡膏的SIR最低还可达到150,000,000 ohms，取LOG10为108.176，此锡膏的SIR虽然比较低，但是吃锡状况明显好很多，只是助焊剂明显残留) 
相关阅读：
电路板的表面绝缘电阻(SIR)量测
SMT回流焊的温度曲线(Reflow Profile)解说与注意事项
如何挑选一支适合自己公司产品的锡膏 (Solder paste selection)
贊助商广告
PayPal
欧付宝
访客统计
188金宝搏苹果下载 聊电子制造Podcast
谢谢熊大回覆，或许是我本身非此专业所以用字不够精确，然而个人亦是觉得助焊剂残留机会大。至于CAF评估因为Pad与Pad间距有1mm，所以是否发生CAF机会较低？
不过想再请教熊大，这助焊剂残留需要如何去验证呢？如果自己无法简单验证，有相关实验室推荐吗？谢谢!
回覆
PWTR,
1. CAF通常得查询电路板的Gerber设计有无较近的导通孔或是导通孔与线路，这个与pad到pad距离关系不大。
2. 锡膏的助焊剂一般就只能检测SIR，找实验室就可以检测了，规格可以参考IPC-TM-650 2.6.3.3B。但是规格仅是参考用，要看自己的设计如何才是根本。
3. 如果怀疑助焊剂，建议可以先找锡膏供应商，研究更换有高SIR的锡膏，但焊性会变差。
回覆
熊大，您好：
我们的马达驱动板遇到一个奇怪现象，就是其上的高压IPM功率模组採BGA焊接，产品经过运转温升饱和一段时间后会不明停机，此时量测某些测试点原本应该保持开路却量得些微阻抗。当我们把IPM解焊再去量测阻抗却又变为正常。如果此时不作任何处理直接把IPM焊回去，仍是停机无法动作; 但如果我们将解焊的IPM及PCB焊垫附近仔细清洁后(板上似乎有一些残胶状黏稠异物)，再将IPM焊回去，这时就可恢復正常运转。
此外在PCB两间隔焊垫间的防焊白漆，有发现黑色破坏断痕，但上面并未发现有明显弧圈放电的痕迹。
上述异常现象，怀疑是制程环节出了问题，请教熊大对此有何看法？谢谢！
回覆
PWTR,
其实我个人很想了解，为何你认为这是制程问题？
从你描述的现象有可能是助焊剂残留，加上高温与潮湿造成高低电压间的微短路，其实还有另外一个可能是PCB内层的CAF微短路，可以自行查询CAF现象。但这必须加以验证才能证实，猜测并不能完全解决问题。
现在的SMT几乎都是免洗制程，所以多多少少都会有助焊剂残留，其实SMT产线的人员根本就没几个人了解产品真正的用途，如果说助焊剂可能导致微短路问题，这些其实都是设计者应该要注意的事情，也就是在其设计之初採用零件的时候就该注意是否会有这些现象，BGA零件的焊点在零件的下方，助焊剂根本就不太可能完全挥发，残留是一定有的。当产品使用上有特殊需求时，应该要在规格上特别註明可以採用的制程条件，比如说规定锡膏的型号（锡膏可以考虑有高SIR的型号，但是焊接效果会比较差）。
如果验证后是助焊剂的问题，解决方法就是避免微路，可以考虑
1)SMT 后清洗，但是某些零件不可以清洗。
2)也可以考虑使用底部填充胶(underfill)来避免湿气影响，增加绝缘阻抗。
3)从设计上解决，尽量将可能微断路的焊点移开。
回覆
最好是有切片可以观察爬锡状况，并用EDX确认零件脚上的锡膏有没有Ag及Ni。
另外再量看看金镍层的厚度
回覆
化金dewetting，也可以问看不同厂商他们化金制程中金槽与镍槽的含量
以前也常碰过这状况 ~”~
回覆
HI 熊大， 关于不爬钖的问题 其PCB 表面镀层是金其次的镍。不同板厂的DATE CODE 及保存条件我要去问， 现在手边有不爬钖的照片及切片照片，但是不太看的懂。有办法分享给大大看看吗？
回覆
谢谢熊大的即时回覆，现在的问题是A厂的PCB板没有问题但B厂的就有问题，理论上gerber released 是一样的设计，所以是化金导热性太好的问题？
回覆
Jasper;
同样的Gerber在不同的版厂会有不同的表现。常常碰到的情况是A厂会提出EQ，建议更改某些Layout上的设计，以符合PCB制作的工艺或能力；B板厂也会提出其自己的EQ，所以就会造成A板厂与B板厂的些许不同。
再来是PCB表面镀层的问题，因为不晓得你的Finished是何种镀层，所以不能作进一步的判断，不过这通常与表面焊层氧化及潮湿程度有关，过度氧化及过于潮湿的表面镀层会造成润湿不良，所以也会跟Date code有关系。
如果要进一步瞭解需要知道
1.表面的镀层(Finished)。
2.不同板厂的Date code及保存条件。
3.不爬锡的照片，用来判断不润湿是零件脚还是PCB的焊垫。
回覆
请问熊大，
有遇过某些电子元件在Ground pin 普遍有爬钖不完整的现象吗？
这是我第一次遇到这个问题，需要我提供什么必要的讯息吗？
回覆
Jasper;
接地PIN空焊或是爬锡不良还蛮常见的，这个通常发生在锡炉的浸润区时间不足所造成，但归咎其因是大片铜箔吸热，造成接地PIN局部温度过低的润湿不良。一般来说把reflow的温度曲线调好就不会有问题了，但是8温区以下的炉子，就要看炉子的能力了。
回覆
请问熊大我们想要用铁壳在PCB(4 layer/0.3mm)板上，可是吃不上锡，请问有没有什么好的办法可以克服??
回覆
Dragonz;
对不起!你的问题有点笼统，但我猜你大概是想要把铁壳焊接在电路板上。
一般来说不銹钢铁壳必需要做表面处理(如镀镍或镀锡)才可以上锡，或是使用洋白铜之类的合金金属铁框。
回覆
请问SIR值表现越好，是指绝缘阻抗值越高吗?
锡膏测SIR的原因就是要观察其爬锡能力是吗?
回覆
是的，对PCB而言SIR值表现越好，绝缘阻抗值就越高，锡膏要测试SIR是因为怕有漏电流产生，漏电流会造成产品内建的电池快速流失电量，没有了电池就无法保存设定，以前桌上型电脑就常常有内建电池没电造成要重设BIOS资料的问题。
现在的电子零件设计越来越小，尤其如BGA这种零件的线路及焊点又是藏在零件的底下，根本就没有清洗的机会，如果锡膏的SIR越低，产品待机时的耗电就越大。
另外，有些漏电流还可能带给硬体及韧体判断异常，造成产品当机或自动重开机的问题。当然啦！漏电流重不重要也得视不同产品而定。
回覆