QFN及BTC散热垫焊接空洞的3个形成原因及5个可能解决方案

QFN(Quad Flat No-Lead Package，四方形扁平无引脚封装)零件属于BTC(Bottom Terminational Components，底部端子元件)的一种，应该是目前业界运用最广的底部端子。

QFN封装零件有一个共同的特点，为了增加功耗(power dissipation)及散热效率，都会在其本体的底部设计有一个比周边讯号I/O端点大上好几倍的外露焊垫(Exposed Pad，以下简称EPad)，而且还会要求这个EPad必须被焊接于对应PCB的散热垫(thermal pad)上，如此才能确保散热效果。

有SMT制程经验的人都知道，QFN这类零件本体底部大面积的焊垫是很难做到百分百覆锡焊接、没有任何空洞气泡的，只是散热效果的好坏又取决于EPad上有多少面积被焊接于散热垫上，那究竟多少百分比的空洞率(void ratio)是可以被接受的呢？如果你在没有充分准备的情况下就傻傻地跑去问RD，所得到的答案大概会是百分百吧！因为大部分的RD也没有概念。

（对于大陆那些盗文网站，复制贴上本站文章后，居然还改成自己公司的名字，感到无耻！文章内容部份防止复制编排可能造成您阅读的不便，请见谅！）

还好工业标准IPC-7093规范中有提到：『EPad散热焊垫的气泡中空面积不超过50%，就几乎不会对散热与电路产生负面影响』。只是有些RD为了保险，可能会要求更少的空洞率，或是目前制程的空洞率就已经大于50％需要改善，那有没有什么方法是可以降低EPad的焊接空洞率的呢？

想要降低EPad的焊接空洞率之前，首先我们得先要了解这些空洞气泡是如何产生的，然后才能对症下药。

QFN及BTC散热垫焊接空洞气泡形成的可能原因

QFN及BTC散热垫焊(thermal pad)接空洞气泡形成的主要可能原因大致有三：

1. 锡膏量不足

有些SMT工厂可能会刻意地减少印刷在散热垫上的锡膏量，以避免过多锡膏溢锡(overflow)造成散热垫(接地)与讯号端子间的短路。可是一旦锡膏量印刷不足，将会使得EPad焊接于散热垫的空洞率增加。

这种因为锡膏量印刷不足而造成的EPad空洞通常会呈现出非圆滑形状或是形成范围较大的空洞。

2.包风排气不顺

依据经验显示，在EPad上焊接空洞形成的绝大部分原因都来自排气不顺的包风所造成。由于锡膏在升温融锡的过程中，助焊剂会因为高温而不断地气化，再加上锡膏融熔成液态后会因内聚力而连结在一起并困住(entrap)一些无法逃逸的气体，于是形成包风中空。

这种因为包风而造成的空洞通常会呈现出圆弧形状，而且面积越大的EPad，其空洞就会越大。

另外，在足量锡膏的情况下，EPad下空洞的形成会随着锡膏的加热液化后先出现密密麻麻较小的空洞，随着加热时间的拉长与热量累积，细小的空洞会渐渐融合在一起形成较大的空洞，有些比较靠近EPad边缘的空洞则有机会可以突破液态焊锡的封锁逃逸出来。

有兴趣的朋友可以仔细看看这支某锡膏厂商做的影片，观察EPad下的气泡是如何产生与融合的。

3. EPad焊盘存在通孔

QFN本身有非常大的散热需求，所以IC业者都会要求PCB设计者必须在其对应的散热垫(thermal pad) 上做导通孔(vias)连接至板子最外两层及各层的大面铜箔以加强散热效果。

有些设计了导通孔后压根就不会想要再将这些导通孔给填起来，一则因为填孔要多一道工序，需额外花钱，二则又怕使用树脂(resin)填孔会影响散热，如果做电镀填孔费用又太高。

可能很多的设计工程师不知道，把导通孔直接放在焊垫上不填孔会对SMT制程产生多大的影响？有兴趣的朋友可以参考188金宝搏苹果下载 之前写过的【BGA、QFN导通孔在垫(Vias-in-pad)的缺点及处理原则】这篇文章。

本文只强调当焊垫上设计有未填通孔或盲孔时，锡膏融熔后将会流入这些孔中，焊接在EPad上的锡膏量将会减少，空洞也会随之增加，而且工厂更无法管控每次生产时会有多少锡膏流失，这样散热品质将无法保证。

QFN及BTC散热垫焊接空洞的解决方案

了解过QFN散热垫焊接空洞形成的可能原因后，我们就可以来对症下药了。

锡膏量不足的解决方法

对于锡膏印刷量不足的解决方法，主要就是想办法增加锡膏就可以解决了，不过还有一个前提是散热垫上面不可以有密度过高的未填孔之导通孔，否则锡膏印得再多也没用。

排气不顺包风问题的解决方法

至于排气不顺包风的解决方法，就是要设计【排气通道(vent channel)】让空气可以顺利逃逸出去，最普遍的做法是把锡膏印刷成田字形或井字形、米字形、斜条纹，只是不管锡膏印成什么形状，依然无法克服锡膏融熔后困住部分空气的问题，而且锡膏本身的助焊剂也会产生气体，依据经验，经由锡膏印刷图案来留出排气通道最多只能将空洞率控制在30%~40%左右。

所谓山不转路转，我们可以试着换个思路来看是否可以降低空洞率，以下提出5个可能解决方案。

1. 能不能利用vias来当成逃气孔？

既然空洞是由于包风排气不顺所造成，那能否利用vias来当成排气孔(vent)？前面我们说过散热垫上如果有未填孔的vias，锡膏会有流入孔中造成少锡的风险，所以我们要做的

首先就是让锡膏印刷时避让这些vias，建议印刷时距离via多少mm以降低锡膏流入。

其次，未填孔的vias不可太过密集，孔间距最好在1.5~2.0mm左右，其余的vias则必须填孔。

其三，未填孔via的直径建议要在0.25mm以下，最好是微导通孔(micro-vias)，还要确认导通孔对面没有被绿漆覆盖阻塞。

其四，可以考虑在未填孔via周围印上一圈白漆，可以有效防止锡膏流入，理论上白漆印刷后会有高低差，如果还是担心整圈的白漆会阻碍排气，则可以留四个缺口。

以上，只是188金宝搏苹果下载 个人的想法与建议，还没有真正做过实验，有兴趣的朋友可以自己做个实验看看结果。

2. 提高reflow峰值温度及TAL时间

前面我们说过随着EPad下锡膏温度的升高会先出现细密小的气泡，接着小气泡会渐渐融合成为大气泡，靠近EPad边缘的气泡有机会可以突破液态焊锡的封锁逃逸升天。

所以，我们可以尝试调整回焊的高温与时间，来看看是否可以逼出EPad边缘的气泡。有兴趣的朋友可以参考这篇网路上的文章《Minimizing QFN voiding during SMT assembly》，文章中比较两组温度曲线，其峰温及TAL(Time Above Liquidus)分别为

Profile #1：240°C±4°C / TAL of 70s

Profile #2：254°C± 4°C / TAL of 77s

实验结果是有较高温峰及较长TAL的第二组温度曲线之空洞率比第一组减少了约10%。

但也可能适得其反，因为较高的温峰及较长的TAL意谓着会把原本的细密小气泡融合成大气泡，一般我们不太会去计较这些微小的气泡，计算空洞率的时候也可能直接忽略，可一旦变成了大气泡，就会被计算进去啰！

另外，可能需要确认一下自己使用的锡膏配方是否适用于较高的温峰及较长的TAL。

3. 使用预成型锡片(solder preform)

这是锡膏厂商强推的方案，效果也的确不错，就是费用有点高。对QFN空洞率有严格要求者可以考虑，建议要挑有含有助焊剂的预成型锡片才可以获得比较好的焊锡性。

使用预成型锡片(preform)时，QFN的散热垫仍然需要印刷锡膏，而且还要用置件贴片机的吸嘴把预成型锡片挤压沉入锡膏中，务必让锡膏高于锡片，这样才能确保QFN可以被锡膏黏在PCB上，不会因为震动而移位。

4. 使用真空回焊炉(Vaccum reflow oven)

这得有设备配合，效果似乎也不错。

5. 扩孔增加QFN的I/O焊垫锡量

依据热传导理论，在回焊炉中QFN四周的I/O脚焊垫会比零件下方的散热垫(thermal pad)升温速度还要来得快一些，也就是说I/O脚焊垫上的锡膏会先融锡，所以我们可以适当的增加I/O焊垫上的锡膏量，让I/O焊垫上较先融熔的锡膏于散热垫锡膏还未液化前抬起QFN本体，这样就可以在QFN本体及散热垫锡膏间形成一个有效的逃气通道，等到液体焊锡开始凝固时，I/O焊垫上的多余焊锡会往I/O侧边端点爬或是堆积在I/O焊垫上，所以I/O焊垫上的锡膏也不能增加过多。

对这个议题有兴趣的朋友可以参考这篇文章《Aperture Design to Minimize QFN Voiding | AIM Solder》的论述及实验。

至于I/O焊垫上的锡膏量应该增加多少？如何增加？文章中建议往焊垫的长条方向外扩20mil(0.5mm)～30mil(0.76mm)，而不要其他I/O脚焊垫的方向扩，以避免短路发生。

关键字：QFN, EPad, 中空, 空洞, 气泡, 包风

---

延伸阅读：
QFN封装在SMT组装的焊接品质
BGA、QFN导通孔在垫(Vias-in-pad)的缺点及处理原则
[案例]新产品不良分析研发怎么可以打迷煳仗？产品印字不良分析

• LTS低温焊锡可靠度验证

贊助商广告

---

PayPal

欧付宝

访客统计

188金宝搏苹果下载 聊电子制造Podcast